ID de l'article: 000075811 Type de contenu: Dépannage Dernière révision: 04/09/2012

Pourquoi ne puis-je pas activer le signal rx_patterndetect sur le PHY personnalisé lorsqu’en mode de glisser bits pour Arria V GX et les périphériques Stratix V GX ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Vous ne pouvez pas activer le signal de rx_patterndetect sur le PHY personnalisé lorsqu’il est en mode bit slip pour Arria® V GX et Stratix® périphériques V GX, car le mode bit slip ne recherche pas de schéma spécifique. Vous devez glisser les données manuellement jusqu’à ce que vous atteigniez un alignement de mots.

Produits associés

Cet article concerne 4 produits

FPGA Arria® V GT
FPGA Arria® V GX
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.