ID de l'article: 000075792 Type de contenu: Dépannage Dernière révision: 12/08/2013

Pourquoi la programmation de la mémoire Flash échoue-t-elle sur le kit de développement Stratix® V FPGA ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Les exemples fournis dans la section « Créer des fichiers Flash à l’aide de la Nios® II EDS » du Guide de l’utilisateur du kit de développement FPGA Stratix® V GX sont incorrects. Ils utilisent une adresse incorrecte pour le matériel utilisateur 1.

    La plage d’adresses indiquée pour le matériel utilisateur 1 du tableau A-1 Byte Address Flash Map est :

    0x020C.0000 à 0x0413. FFFF

    Résolution

    Utilisez les commandes suivantes pour générer des fichiers Flash correctement :

    Pour les fichiers .sof :

    sof2flash --input=<yourfile>_hw.sof --output=<yourfile>_hw.flash --offset=0x020C0000

    --pfl --optionbit=0x00030000 --programmingmode=PSr

    Pour les fichiers .elf :

    elf2flash --base=0x0 --end=0x0FFFFFFF --reset=0x071C0000 --input=<yourfile>_sw.elf

    --output=<yourfile>_sw.flash

    --boot=/components/altera_nios2/boot_loader_cfi.srec

    Articles apparentés

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.