La fonctionnalité PLL est également utile dans les environnements de prototypage où un concepteur pouvait facilement balayer les fréquences de sortie PLL et régler le retard d’horloge. Par exemple, il est possible qu’un système qui génère des modèles de test soit nécessaire pour générer et transmettre des modèles à 50 MHz ou 100 MHz, en fonction de l’unité testée. La reconfiguration en temps réel des composants PLL permet aux concepteurs de systèmes de basculer entre deux de ces fréquences de sortie dans un rayon de 20 ms. Les concepteurs pourraient également utiliser cette fonctionnalité pour ajuster les retards d’horloge à sortie (tco)en temps réel en modifiant le délai d’horloge de sortie. Cette approche élimine la nécessité à la fois de décortifier un fichier de programmation avec les nouveaux paramètres PLL et de reconfigurer l’ensemble du périphérique.
Dans quelles applications la Stratix fonction de reconfiguration du circuit PLL en temps réel peut-elle être utilisée ?
1
Avertissement
Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.