ID de l'article: 000075745 Type de contenu: Dépannage Dernière révision: 15/11/2011

L’étalonnage échoue pour les conceptions QDR II/II ciblant les appareils Stratix V

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Conceptions QDR II/II à demi-taux utilisant le séquenceur Nios II à des vitesses inférieures à 300 MHz peuvent connaître des pannes d’étalonnage lors du ciblage Stratix les périphériques V.

Ce problème sera résolu dans une version ultérieure du QDR II et contrôleur SRAM QDR II avec UniPHY.

Résolution

La solution à ce problème est d’exécuter un QDR II/II demi-taux conceptions utilisant le séquenceur Nios II ciblant Stratix périphériques V à des vitesses supérieures à 300 MHz.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® V

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.