ID de l'article: 000075740 Type de contenu: Dépannage Dernière révision: 09/02/2011

Cœurs IP CPRI qui ciblent un Arria GZ II, Stratix IV ou le périphérique Stratix V en cas de défaillance

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Cœurs IP CPRI destinés à un Arria GZ II, Stratix IV ou Stratix Synchronisation de récupération de l’échec du périphérique V. Plus précisément, la voie depuis le rx_digitalreset_cpri_clk_sync2 monde le signal de réinitialisation du signal interne local_reset viole les exigences de synchronisation du cœur IP.

    Résolution

    Pour contourner ce problème, dans votre fichier de paramètres Quartus II (. qsf), ajoutez la cession suivante pour rétrograder le signal de réinitialisation global :

    set_instance_assignment -name GLOBAL_SIGNAL OFF -to *rx_digitalreset_cpri_clk_sync2

    Ce problème sera résolu dans une version ultérieure du CPRI MegaCore Fonction.

    Produits associés

    Cet article concerne 3 produits

    FPGA Stratix® IV
    FPGA Stratix® V
    FPGA Arria® II

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.