ID de l'article: 000075688 Type de contenu: Dépannage Dernière révision: 30/06/2021

Pourquoi vois-je une erreur de génération IP pour l’IP dure E-Tile pour les Intel® FPGA IP Ethernet lorsque les cartes 25G SyncE, IEEE 1588 PTP et QUEATHEC sont activées en même temps ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
  • FPGA Intel® IP Ethernet 25G
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 21.2 du logiciel Intel® Quartus® Prime Pro Edition, vous observerez l’erreur de génération d’IP « La valeur « custom_rate_25gx1_fec » actuelle du paramètre « l_elane_ehip_rate » (l_elane_ehip_rate) n’est pas valide » lorsque les modules PTP 1588 IEEE 1588 25G SyncE et PRIMORDIAL sont activés dans l’IP dure E-Tile pour les Intel® FPGA IP Ethernet.

    Résolution

    Il n’y a pas de solution à ce problème.

    Pour une génération IP réussie dans la version 21.2, seules deux de ces trois options peuvent être choisies en même temps.

    Ce problème est résolu à partir de la version 21.3 du logiciel Intel® Quartus® Prime Pro/Standard Edition.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ 7
    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.