ID de l'article: 000075687 Type de contenu: Messages d'erreur Dernière révision: 24/02/2021

Erreur (15360) : la primitive WYSIWYG du bloc DSP « u0|a10_native_fixed_point_dsp_0|twentynm_mac_component » possède un port non connecté ACLR[0] -- le port doit être connecté car le registre correspondant est utilisé

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Arria® 10 IP pour points fixes natifs DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 20.3 et les versions ultérieures du logiciel Quartus® Prime Pro Edition, cette erreur peut s’afficher lorsque vous utilisez l’IP DSP à points fixes natifs Arria® 10. L’erreur se produit parce que l’utilisateur active les registres pour « az » et « bz » mais n’utilise pas les ports « az » et « bz ».

    Résolution

    Pour éviter cette erreur, désactivez les registres pour « az » et « bz » dans la configuration de données « z » si vous n’utilisez pas les ports « az » et « bz ».

    Cette erreur devrait être corrigée dans une future version du logiciel Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.