ID de l'article: 000075684 Type de contenu: Dépannage Dernière révision: 26/07/2017

Pourquoi IRQ_HPD du cœur IP DisplayPort s’affirme-t-il de manière inattendue avant qu’une source vidéo lance la formation de liaison ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP DisplayPort*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le dissipateur de cœur IP DisplayPort peut faire valoir CR_Lock en raison du bruit du récepteur. L’CR_Lock non valide peut entraîner une erreur de IRQ_HPD l’ensorclenchement avant que la source vidéo commence l’apprentissage de la liaison. Les périphériques DisplayPort Source doivent ignorer ce IRQ_HPD l’aroport incorrect jusqu’à ce que l’apprentissage des liens commence.

Produits associés

Cet article concerne 4 produits

FPGA et FPGA SoC Arria® V
FPGA et FPGA SoC Intel® Arria® 10
FPGA et FPGA SoC Cyclone® V
FPGA Stratix® V

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.