Problème critique
La description du cpri_rx_cnt_sync port
(bits [4:2] du extended_rx_status_data bus) dans
Lla
Le Guide de l’utilisateur de la fonction CPRI MegaCore est incorrect pour CPRI MegaCore
versions de la fonction 10.0 et 10.1. La description dans l’extension
Tableau des signaux d’état Rx au chapitre 5, Signals (Signaux) décrit de manière incorrecte
port et la description de la séquence d’initialisation de
les testbenches, dans le chapitre 7, Testbenches, incorrectement vérifiant
ce port a de la valeur 0x2 lorsque la synchronisation du cadre est terminée.
En outre, figure 4-10 du chapitre 4, Description fonctionnelle est mal étiqueté. L’état étiqueté XSYNC3 doit plutôt être étiqueté HFNSYNC1, et l’état étiqueté HFNSYNC doit plutôt être étiqueté HFNSYNC2.
La description correcte de ce port vous indique que le port
indique le numéro d’état actuel (à partir de zéro plutôt que de
un) parmi les états dont la catégorie est indiquée par le cpri_rx_state port
(bits [1:0] du extended_rx_status_data bus). Pour
par exemple, si la valeur cpri_rx_state est de 2'b10, le
La machine de synchronisation de trame est dans un état XSYNC. Le cpri_rx_cnt_sync port
indique dans quel état XSYNC se trouve la machine : cpri_rx_cnt_sync si
valeur 2'b00, la machine est dans l’état XSYNC1, et s’il a de la valeur
2'b01, la machine est dans l’état XSYNC2. Reportez-vous à la synchronisation de la trame
figure de la machine d’état dans le chapitre 4, Description fonctionnelle, avec
les modifications décrites dans cet erratum.
Par conséquent, lorsque cpri_rx_state la valeur est 2'b11, cpri_rx_cnt_sync elle ne peut pas
ont une valeur 0x2. La machine de synchronisation de trame ne possède que deux HFNSYNC
États. Une fois la synchronisation du cadre terminée, la valeur cpri_rx_cnt_sync de l’image est
3b'001, pas 3b'010 comme indiqué incorrectement dans le chapitre des Testbenches.
Si vous interprètez le cpri_rx_cnt_sync port en fonction
à la description du guide de l’utilisateur, vous attendez une valeur qui
n’apparaîtra jamais pour signaler l’état HFNSYNC de la trame CPRI
machine de synchronisation.
Interpréter le cpri_rx_cnt_sync port (bits [4:2]
du extended_rx_status_data bus) en fonction de ce
erratum plutôt que selon la description du chapitre Signaux
du Guide de l’utilisateur de la fonction CPRI MegaCore.
Ce problème est résolu dans la version 11.0 de la Guide de l’utilisateur de la fonction CPRI MegaCore.