ID de l'article: 000075636 Type de contenu: Dépannage Dernière révision: 12/12/2018

Pourquoi le paramètre « Nombre de balises prises en charge » n’apparaît-il que jusqu’à 64 pour les demandes non postées dans les interfaces Intel® Arria® 10 et Intel® Cyclone® 10 GX Avalon®-ST pour PCI Express* ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Hard IP pour PCI Express* Intel® Arria® 10 Cyclone® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

L’interface Intel® Arria® 10 et Intel® Cyclone® 10 GX Avalon®-ST pour PCI Express* prend en charge jusqu’à 64 balises pour les demandes non postées en interne. Pour obtenir jusqu’à 256 balises, vous devez vérifier le paramètre « Activer le contournement de configuration (CfgBP) » et mettre en œuvre le mécanisme de suivi des balises dans la logique de l’utilisateur.

 

 

Résolution

Ces informations ont été ajoutées à l’interface de streaming 10 Intel® Arria® 10 et Intel® Cyclone® 10 G Avalon®X pour le Guide de l’utilisateur PCI Express* version 2018.12.28.

Produits associés

Cet article concerne 2 produits

FPGA Intel® Arria® 10 GX
FPGA Intel® Cyclone® 10 GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.