ID de l'article: 000075629 Type de contenu: Dépannage Dernière révision: 15/06/2021

Pourquoi le signal Tx et Rx PTP Ready de l’IP dure E-Tile pour Ethernet Intel® FPGA IP n’est-il pas indiqué après la réinitialisation de Tx ou Rx en mode avancé PTP ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 21.1 du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez observer les o_tx_ptp_ready et les o_rx_ptp_ready de l’IP dure E-Tile pour les Intel® FPGA IP Ne pas s’afficher après avoir basculement l’un des ports i_sl_tx_rst_n ou i_sl_rx_rst_n réinitialisation en mode avancé PTP.

    Le mode de base PTP n’est pas affecté par ce problème.

     

    Résolution

    Pour contourner ce problème en mode PTP avancé, vous devez basculer à la fois les ports i_sl_tx_rst_n et i_sl_rx_rst_n réinitialisation afin que o_tx_ptp_ready et les o_rx_ptp_ready soient revendiqués.

    Ce problème est résolu à partir de la version 21.4 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ 7
    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.