ID de l'article: 000075608 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi ai-je l’erreur message DVHDL erreur de type décalage à <location>: type <type> utilisé avec la variante bit doit être le type BIT lorsque l’option ENABLE_SIGNALTAP est activée ?</type></location>

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Ce message d’erreur est dû à un problème dans la prise en charge de VHDL-87 dans le Quartus®Version 2.2 SP2 du logiciel II. Cela a été corrigé dans la version 3.0 du logiciel Quartus II.

Dans le cadre de la version 2.2 SP2 du logiciel Quartus II, passez du paramètre Quartus II du mode VHDL-87 au mode VHDL-93 (affectations) Paramètres d’entrée menu->Settings->HDL- entrée >VHDL).

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.