ID de l'article: 000075606 Type de contenu: Dépannage Dernière révision: 20/07/2015

Pourquoi ne puis-je pas utiliser la ligne x1 pour horloger Arria canaux d’émetteur-récepteur V supérieurs à 6 5536 Gbit/s dans une banque d’émetteurs-récepteurs, mais sur une limite de triplet lors de l’utilisation du logiciel Quartus II ve...

Environnement

  • Horloge
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un bogue dans quartus® II version 15.0 Mise à jour 1 et antérieure, le Fitter vous empêchera d’horloger Arria® canaux d’émetteur-récepteur de périphérique V supérieurs à 6,5536 Gbit/s dans une banque d’émetteurs-récepteurs, mais de l’autre côté d’une limite de triplet.

    Résolution

    Pour contourner ce problème, vous pouvez installer le logiciel Quartus II version 15.0 Update 1, puis télécharger et installer le correctif 1.07 à partir des liens ci-dessous.

    Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus II.

    Produits associés

    Cet article concerne 4 produits

    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.