Le port cfglink2csrpld est un port non recommandé dans le fichier de variation HIP. Dans le guide de l’utilisateur SV PCIe, il n’y a aucune description concernant ce signal.
Vous pouvez connecter le port cfglink2csrpld à « 0 » dans votre conception. Ce port sera supprimé dans Quartus II 12.0.