ID de l'article: 000075554 Type de contenu: Dépannage Dernière révision: 11/09/2012

Quel est le comportement de simulation d’rx_phase_comp_fifo_error lorsqu’il existe une différence entre les fréquences d’horloge de lecture et d’écriture des périphériques Cyclone® IV GX ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Dans la simulation, le signal rx_phase_comp_fifo_error pour les périphériques Cyclone® IV GX s’affichera lorsqu’il existe une différence de fréquence entre les horloges de lecture et d’écriture de la compensation de phase FIFO. Une fois qu’ils seront soutenus, rx_phase_comp_fifo_error demeureront soutenus jusqu’à ce que rx_digital_reset soit revendiquée.

Cependant, si l’horloge de lecture ne bascule pas sur le banc de test de simulation, le signal rx_phase_comp_fifo_error ne s’affirme pas. Cela ne correspond pas au comportement réel des appareils où rx_phase_comp_fifo_error l’affirme si l’horloge de lecture ne bascule pas.

Résolution

N°1

Produits associés

Cet article concerne 1 produits

FPGA GX Cyclone® IV

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.