ID de l'article: 000075552 Type de contenu: Dépannage Dernière révision: 20/06/2018

Pourquoi y a-t-il des violations des petites durées de conservation dans l'« IP dure H-tile pour Intel® FPGA IP Ethernet » ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour faible latence 100G Ethernet pour Arria® 10 et Stratix® V
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 18.0 du logiciel Intel® Quartus® Pro et les versions antérieures, il est possible que vous voyiez des violations des petites durées de conservation dans l'« IP dure H-tile pour Intel® FPGA IP Ethernet ».

     

     

    Résolution

    Pour contourner ce problème, essayez d’utiliser un autre ensemencement pour éviter ces violations du timing.

    Ce problème est résolu dans la version 18.1 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.