ID de l'article: 000075546 Type de contenu: Dépannage Dernière révision: 02/11/2015

Pourquoi mon IP dure pour bloc de reconfiguration PCI Express HIP ne modifie-t-elle pas dynamiquement les valeurs du registre de configuration ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’une limitation du logiciel Quartus® II dans le bloc de reconfiguration IP dure, la possibilité de modifier dynamiquement les registres de l’espace de configuration en lecture seule est défaillante.

Résolution

Il existe deux solutions possibles pour le problème :

1) Utilisez un LPM_CONSTANT Megafunction pour générer l’entrée requise sur l’IP dure, y compris l’adresse (lecture et écriture) et writedata, pour la reconfiguration dynamique requise. Chaque adresse doit être unique, sauf si vous utilisez les Sources Système et l’Éditeur de sondes.

2) Utilisez sld_mod_ram_rom comme illustré dans l’exemple de conception associé ci-dessous :

 

hip-reconfig-workaround.qar

Produits associés

Cet article concerne 15 produits

FPGA Stratix® V GX
FPGA Stratix® V E
FPGA SoC Cyclone® V ST
FPGA Cyclone® V E
FPGA SoC Cyclone® V SX
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA SoC Cyclone® V SE
FPGA Cyclone® V GT
FPGA SoC Arria® V ST
FPGA Arria® V GZ
FPGA Arria® V GX
FPGA SoC Arria® V SX
FPGA Arria® V GT

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.