ID de l'article: 000075542 Type de contenu: Dépannage Dernière révision: 10/03/2021

Quelle est la définition correcte des signaux de gestion de l’alimentation par bits pm_state_o[2:0] lors de l’utilisation de l’IP de streaming Avalon® P-Tile Intel® FPGA PCIe Express* ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-ST
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Les signaux pm_state_o[2:0] indiquent l’état de puissance actuel de l’IP de streaming Intel® FPGA P-Tile Avalon® pour PCIe Express*

    La définition correcte s’affiche ci-dessous :

    3'b000 = L0 ou IDLE

    3'b001 = L0s

    3'b010 = L1

    3'b011 = L2

    3'b100 = L3

    Ces informations étaient incorrectes en 2020.12.14 et dans la version antérieure du guide de l’utilisateur.

    Résolution

    Ces informations ont été incluses dans la version 2021.02.18 du guide de l’utilisateur d’Intel® FPGA P-Tile Avalon® de streaming IP pour PCIe Express*

    Produits associés

    Cet article concerne 2 produits

    FPGA Intel® Stratix® 10 DX
    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.