ID de l'article: 000075533 Type de contenu: Dépannage Dernière révision: 14/08/2018

Pourquoi ai-je des violations du timing « min_pulse_width » sur mon IP dur E-tile 1588/PTP 10/25G pour Intel® FPGA IP cœur Ethernet ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 18.0.1 du logiciel Intel® Quartus® Prime, il est possible que vous voyiez des violations de synchronisation « min_pulse_width » dans l’IP dure E-tile 10/25G 1588/PTP pour ethernet Intel® FPGA IP cœur.

    Résolution

    Il n’y a pas de solution à ce problème.

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® Stratix® 10 TX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.