ID de l'article: 000075532 Type de contenu: Dépannage Dernière révision: 26/02/2018

Pourquoi le cœur IP Intel® Low Latency 40 GbE échoue-t-il lors de la négociation automatique lorsque la voie principale est sélectionnée comme 0, 1 ou 3 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP Ethernet faible latence 40G pour Arria® 10 et Stratix® V
  • Ethernet faible latence 40G 100G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la Intel® Arria® implémentation logique 40GBASE-KR4 à faible latence, la négociation automatique (AN) peut tomber en panne avant Intel Quartus® version 16.0 de Prime softwar 16.0.

    Le cœur IP peut tomber en panne si la voie maître est sélectionnée comme 0, 1 ou 3, en raison de problèmes de synchronisation internes au cœur.

    Comme ce problème est causé par un problème de synchronisation, la simulation fonctionnera correctement.

    Résolution

    Pour contourner ce problème, définissez la voie des maîtres comme 2.

    Ce problème a été résolu dans la version 16.0 1 du logiciel Intel Quartus Prime.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.