ID de l'article: 000075528 Type de contenu: Messages d'erreur Dernière révision: 11/09/2012

Erreur : Impossible de placer le PLL haut/bas ou gauche/droit <signal name=""> (type de port INCLK de la PLL) est affecté à un emplacement qui n’est pas connecté au type de port INCLK d’une PLL sur le périphérique</signal>

Environnement

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Vous recevrez ce message d’erreur si vous avez affecté une broche d’horloge non dédiée au port d’entrée d’un PLL.  Reportez-vous au manuel de l’appareil correspondant pour savoir sur quelles broches d’horloge sont dédiées les LP respectifs dans le périphérique que vous ciblez.

Pour résoudre ce message d’erreur, vous pouvez modifier manuellement la cession de broches en une broche d’horloge dédiée pour le PLL correspondant à l’aide du planificateur de broches ou de l’éditeur de affectations.  Vous pouvez également supprimer la cession dans le fichier .qsf et laisser le logiciel de conception Quartus® II sélectionner la meilleure broche d’horloge dédiée possible.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.