ID de l'article: 000075503 Type de contenu: Information et documentation de produit Dernière révision: 07/02/2014

Comment placer les mem_cq broches QDR II/QDR II+ et mem_cq_n sur les périphériques Arria® V GX/GT/ST/SX ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • FPGA Intel® IP pour contrôleur QDR II et QDR II SRAM avec UniPHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans le fichier de brochage de périphérique, il n’y a qu’un seul emplacement de broche disponible pour les broches mem_cq et les broches mem_cq_n .

    Résolution

    Pour ces périphériques Arria® V, les pendantes complémentaires ne sont pas prises en charge. Une seule des broches mem_cq ou mem_cq_n sera utilisée en fonction du paramètre de latence de lecture.

    Produits associés

    Cet article concerne 10 produits

    FPGA Cyclone® V GX
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.