ID de l'article: 000075501 Type de contenu: Dépannage Dernière révision: 09/02/2018

Pourquoi les données de sortie du cœur IP de Viterbi sont-ils incorrectes alors que le signal sink_val n’est pas constamment élevé ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP Viterbi
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème avec les logiciels Intel® Quartus® Prime version 16.0 et 16.1, vous pouvez rencontrer le problème ci-dessus si le signal sink_val du cœur IP de Viterbi n’est pas constamment poussé haut.

    Résolution

    Ce problème a été résolu dans la version 17.0 du logiciel Intel Quartus Prime.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.