Pourquoi ma conception incluant une IP de streaming R-Tile Avalon pour PCI Express* ne réussit-elle pas à passer par une opération de reconfiguration ou de mise à jour CVP ?

En raison d’un problème dans la version 21.2 du logiciel Quartus® Prime Pro Edition, vous pouvez rencontrer une erreur lors de la reconfiguration ou de l’exécution d’une mise à jour CVP sur votre appareil s’il n’y a pas de signal d’horloge stable sur les broches d’horloge de référence (REFCLK_GXR[R,L [14A,14C,15A,15C]_CH[0,1]P) du R-Tile avant de passer par le processus de reconfiguration.

Le problème n’affectera pas votre appareil lors du premier processus de configuration, même s’il n’y a pas de signal d’horloge stable sur les broches de l’horloge de référence (REFCLK_GXR[R,L [14A,14C,15A,15C]_CH[0,1]P).

Pour contourner ce problème, fournissez un signal d’horloge libre stable sur les broches d’horloge de référence (REFCLK_GXR[R,L [14A,14C,15A,15C]_CH[0,1]P) du R-Tile avant de démarrer une opération de reconfiguration de périphérique.

Ces informations ont été ajoutées dans le Guide d’utilisation de la configuration Agilex™.