En raison d’un problème avec l’Intel® FPGA IP inverse de matrice en virgule flottante Intel® Stratix® 10 dans Intel® Quartus® version 18.0 du logiciel Prime Pro, vous pouvez observer l’erreur ci-dessus lorsque vous essayez de générer HDL pour l’IP.
Il n’existe aucune solution de contournement à ce problème.
1
Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.