ID de l'article: 000075432 Type de contenu: Dépannage Dernière révision: 30/07/2021

Pourquoi ma variante F-Tile Ethernet Intel® FPGA Hard IP de conception 40GE-4 ne réalise-t-elle pas une simulation avec une fréquence PLL système supérieure à 805,664062MHz ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 21.2 du logiciel Intel® Quartus® Prime Pro Edition, la variante F-Tile Ethernet Intel® FPGA Hard IP Design Example 40GE-4 ne pourra pas passer la simulation lorsqu’elle utilise une PLL système avec une fréquence supérieure à 805,664062 MHz.

    Résolution

    Pour contourner ce problème, choisissez une fréquence PLL système de 805,664062 MHz.

     

    Ce problème est résolu à partir de la version 21.3 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ série I

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.