ID de l'article: 000075429 Type de contenu: Messages d'erreur Dernière révision: 20/05/2013

Erreur (261003) : Ne peut pas continuer la communication JTAG établie. Reconnectez le câble et le périphérique de communication

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans le quartus® ii logiciel 12.1 SP1 et antérieur, vous pouvez voir cette erreur lors de l’exécution de l’analyseur logique SignalTap™ II. Ce problème se produit en raison de l’optimisation incorrecte du chemin TDO JTAG. Ce problème affecte les conceptions ciblant les périphériques Stratix® V, Arria® V et Cyclone® V.

Résolution

Pour éviter ce problème, limitez correctement le chemin TDO JTAG et recompilez votre conception. Pour limiter correctement le chemin de TDO JTAG, ajoutez les contraintes suivantes à votre fichier Synopsys Design Constraints(.sdc).

if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] }
{ set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }

Ce problème a été résolu et le chemin est correctement contraint à partir du logiciel Quartus II version 13.0.

Produits associés

Cet article concerne 15 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Arria® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.