ID de l'article: 000075425 Type de contenu: Dépannage Dernière révision: 11/09/2012

Y a-t-il des erreurs connues dans la fiche technique de la carte de développement DSP Stratix EP1S80 DSP ?

Environnement

  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif Les notes (1) et (2) du tableau 29 sont incorrectes. Vous trouverez ci-dessous les corrections apportées à ces notes :

    (1) la broche 1 est liée au GND. Les broches 2 et 3 ne sont pas connectées.

    (2) la broche 1 est liée aux broches 5 à 5 V. et 7 sont liées aux broches 3,3-V. Les broches 3, 15, 17 et 19 ne sont pas connectées. Les broches 2, 4, 6, 8, 10, 12, 14, 16, 18 et 20 sont liées au sol.

    Dans la Figure 8, la broche 6 de JP24 n’est pas connectée à la broche D31 de la puce. Il est connecté à la broche D30.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.