ID de l'article: 000075413 Type de contenu: Dépannage Dernière révision: 22/09/2017

La fonctionnalité genlock est-elle prise en charge dans les suite VIP CVO II et CVI II IPs ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Traitement vidéo et image
  • FPGA Intel® IP pour entrée vidéo synchronisée II (compatible 4K)
  • FPGA Intel® IP pour sortie vidéo synchronisée II (compatible 4K)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Non, la fonctionnalité Genlock n’est pas prise en charge dans l’IP CVO (Clocked Video Output) II et l’IP CVI (Clocked Video Input) II. L’option « Accept synchronization outputs » (Accepter les sorties de synchronisation) a été supprimée de ces IP à partir de la version 16.0 du logiciel Quartus® Prime. N’utilisez pas cette fonctionnalité dans v15.1.

    Résolution

    L’IP CVO (originale) et les IP CVI peuvent toujours être utilisées pour synchroniser la sortie.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.