En raison d’un problème dans la version 17.1 du logiciel Intel® Quartus® Prime, la génération de l’IP IOPLL pour le mode LVDS PLL externe se traduit par deux ports de sortie lvds_clk et loaden.
Si l’option enable LVDS_CLK/LOADEN0 est activée, RTL inclut incorrectement cinq ports de sortie.
Ce problème est résolu à partir de la version 19.3 du logiciel Intel® Quartus® Prime Pro/Standard Edition.