Problème critique
En raison d’un problème avec l’IP dure 10 Intel® Stratix® pour cœur PCI* Express sur les tuiles L ES1 et ES2 et les tuiles H ES1, vous pouvez voir ce qui suit :
- Pendant l’apprentissage ou le changement de vitesse de la liaison, l’IP dure PCIe* peut ne pas établir de liaison jusqu’à L0 ou atteindre la vitesse de liaison cible. Lorsque le lien n’est pas disponible, le LTSSM est bloqué dans l’état De détection ou d’interrogation.
- Pendant le fonctionnement normal dans l’état L0, le récepteur peut signaler des erreurs.
Le taux d’apparition de ces deux événements varie en fonction des caractéristiques du système/appareil et des conditions de fonctionnement.
Pour contourner ce problème sur les tuiles affectées, essayez de reconfigurer le FPGA.
Ce problème est résolu sur les versions de production L et H.