En raison d’un problème dans les versions 17.1.1.1 ou antérieures des logiciels Intel® Quartus® Prime et Prime Pro, l’IP JESD204B générée pour les périphériques Intel Cyclone® V, Arria® V, Stratix® V, Cyclone 10 GX, Arria 10 ou Stratix 10 peut signaler une erreur de suivi de voie incorrecte (bit-4 du statut 0 de l’erreur RX) après la re-initialisation, car les voies différentes ont perdu leur alignement à différents moments, qui entraîne une erreur erronée.
Pour contourner cette situation, suivez les étapes ci-dessous pour effacer les bits d’interruption csr_lane_deskew_err après la re-initialisation.
1. Désactivez toujours le rx_err_reinit_en bit pour l’erreur de bureau afin d’éviter une réin initialisation infinie en raison d’une erreur de bureau.
2. Ignorez l’erreur de bureau qui se produit après la re-initialisation, car elle est faussement signalée.
3. Suivez les étapes de la section « Décalage RBD programmable » du Guide de l’utilisateur Intel FPGA IP JESD204B pour effacer l’erreur de bureau réelle qui se produit après la réinitialisation (pas l’erreur de bureau après la réinitialisation).
Il n’est pas prévu de résoudre ce problème dans le Intel FPGA IP JESD204B.