ID de l'article: 000075387 Type de contenu: Messages d'erreur Dernière révision: 16/06/2017

Erreur (10161) : erreur Verilog HDL à rcfg_sdi_cdr.sv(44) : l’objet « altera_xcvr_native_a10_reconfig_parameters_CFG0 » n’est pas déclaré. Vérifiez que le nom de l’objet est correct. Si le nom est correct, déclarez l’objet.

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Vous pouvez voir l’erreur ci-dessus pendant l’étape d’analyse et d’élaboration, si vous utilisez les fichiers de conception RX de l’interface numérique série (SDI) à partir de l’exemple de conception générée par le noyau SDI II IP dans la version 17.0 du logiciel Quartus® Prime. Cela est dû au fait que le module rcfg_sdi_cdr est incapable de localiser les paquets de paramètres de reconfiguration de l’émetteur-récepteur par défaut.

    Résolution

    Ajoutez le fichier de paramètres Quartus II suivant (.QSF) à votre dossier QSF :

    set_global_assignment -name SYSTEMVERILOG_FILE <répertoire de fichiers>/rcfg_sdi_cdr.sv -library sdi_rx_sys_altera_xcvr_native_a10_170

    Vous pouvez vous référer au fichier QSF d’exemple de conception générée par IP pour plus de détails. Ces informations sont mises à jour dans le guide de l’utilisateur de l’exemple de conception.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.