ID de l'article: 000075383 Type de contenu: Dépannage Dernière révision: 04/08/2017

Le bit de synchronisation SDI II est-il inséré correctement pour les mots ADF dans les flux 6G 8 ou 12G 16 entrelacés ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP SDI II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème avec le cœur IP TX intel® Serial Digital Interface (SDI) II, les bits de synchronisation ne sont pas correctement insérés dans les mots ADF lors d’un fonctionnement en mode 6G 8 (tx_std = 100) ou 12G 16 flux entrelacés (tx_std = 110). Cela affecte généralement les vidéos 6G SDI Mode 1 (2160 lignes).

    Par conséquent, le cœur IP Intel SDI II RX, ou tout récepteur qui s’appuie sur la présence des mots ADF corrects (000h, 3FFh, 3FFh) ne sera pas en mesure de détecter correctement le paquet ANC.

    Résolution

    Ce problème est résolu à partir de Quartus® version prime v17.0.

    Aucune solution de travail n’est disponible pour les versions antérieures.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.