ID de l'article: 000075359 Type de contenu: Dépannage Dernière révision: 06/04/2017

Échec du testbench de simulation RapidIO II lorsque le paramètre « Activer le contrôle et l’état de l’émetteur-récepteur » est activé.

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour RapiDIO II (IDLE2 jusqu'à 6,25 Gbaud)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Pour les familles Arria® 10 et Stratix® 10. Lorsque le cœur IP RapidIO II est généré avec le paramètre facultatif « Activer lecontrôle de l’émetteur-récepteur etle registre de l’état » activé, le testbench de simulation fourni tombera en panne. Le comportement défectueux est que l’émetteur-récepteur ne sort pas de la réinitialisation, et rx_is_lockedtodata ne l’affirme pas.

    Résolution

    Il est conseillé d’exécuter la simulation sans activer le paramètre « Activer lecontrôle et l’état de l’émetteur-récepteur» en cas d’impact.

    Ce problème a été résolu à partir de la version 17.0 du logiciel Quartus® Prime.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Arria® 10
    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.