ID de l'article: 000075358 Type de contenu: Dépannage Dernière révision: 19/06/2017

Pourquoi le signal d’état app_int_ack n’est-il pas disponible pour le cœur IP dur PCI Express des périphériques Cyclone V ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP hard IP pour PCI Express* Cyclone® V
    FPGA Intel® IP hard IP pour PCI Express* Cyclone® V Avalon-MM
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Ce signal d’état n’est pas offert pour les périphériques Cyclone® V

Résolution

Pour résoudre ce problème, reportez-vous au signal d’état app_msi_ack pour indiquer la fin du signal de app_int_sts_vec astor et de la décontion

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Cyclone® V

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.