ID de l'article: 000075341 Type de contenu: Product Information & Documentation Dernière révision: 11/09/2012

Combien de canaux différentiels le Stratix lecteur PLL (fast phase-locked loop) ?

Environnement

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif Un PLL rapide et Stratix peut piloter jusqu’à 20 canaux émetteurs haut débit et 20 canaux de réception haut débit (40 canaux différentiels au total) avec des débits de données supérieurs à 462 mégabits par seconde (Mbit/s).

    Si le débit de données est inférieur à 462 Mbit/s, une PLL centrale rapide peut piloter jusqu’à 40 canaux émetteurs et 40 canaux de réception, tandis que le PLL rapide d’angle peut piloter jusqu’à 28 canaux émetteurs et 24 canaux de réception.

    Pour plus d’informations, consultez la section Utiliser les interfaces d’E/S différentielles à haut débit dans le chapitre Stratix Appareils du Manuel des périphériques Stratix.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.