ID de l'article: 000075336 Type de contenu: Dépannage Dernière révision: 13/08/2012

Y a-t-il un problème avec les paramètres de fréquence d’horloge dans le ALTLVDS_RX et ALTLVDS_TX mégafunctions dans les versions 10.1 et 10.1SP1 des logiciels Quartus II ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui, il y a un problème avec le paramètre de la fréquence d’horloge d’entrée dans le ALTLVDS_RX et les mégafunctions ALTLVDS_TX dans les versions logicielles 10.1 et 10.1SP1 du logiciel Quartus® II.

Si la fréquence des données est définie sur une valeur fractionnelle, la fréquence d’horloge d’entrée dérivée ne montre que les valeurs en tant qu’entier.

Le rapport sommaire PLL ne montre pas non plus la fréquence d’horloge d’entrée correcte.

Un correctif est disponible pour résoudre ce problème pour la version 10.1 du logiciel Quartus II. Téléchargez et installez le correctif 0.40 à partir du lien approprié ci-dessous.

    Téléchargez le logiciel Quartus II version 10.1 Patch 0.40 pour Windows (.exe)

    Téléchargez le logiciel Quartus II version 10.1 Patch 0.40 pour Linux (.tar)

    Téléchargez le readme pour le logiciel Quartus II version 10.1 Patch 0.40 (.txt)

    Ce problème est résolu dans les versions 11.0 et plus récentes du logiciel Quartus II.

    Produits associés

    Cet article concerne 3 produits

    FPGA Stratix® II GX
    FPGA Stratix® III
    FPGA Stratix® II

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.