Oui, vous pouvez entrelacer le placement du canal d’émetteur-récepteur de l’IP 100G Interlaken lors de l’utilisation de Stratix® périphériques d’émetteur-récepteur V dans les limites suivantes.
Lors de l’implémentation d’un canal x12, IP Interlaken 100G, deux émetteurs-récepteurs PHY x6 canaux sont instantanément intégrés à l’IP. De même, lors de l’implémentation d’un canal x24, IP Interlaken 100G, quatre émetteurs-récepteurs PHY x6 canaux sont instantanés à l’intérieur de l’IP.
Vous pouvez entrelacer le placement du canal de l’émetteur-récepteur tant que vous vous assurez que chaque groupe logique de 6 canaux reste dans un seul bloc d’émetteur-récepteur physique.
Par exemple, le placement du canal x12 suivant serait illégal car la voie logique 2 est placée dans le bloc 1 de l’émetteur-récepteur, mais les voies 0-1 et 3-5 sont placés dans le bloc 0 de l’émetteur-récepteur. De même, la voie logique 11 est placée dans le bloc 0 de l’émetteur-récepteur, mais les voies 6-10 sont placées dans le bloc 1 de l’émetteur-récepteur.
Bloc d’émetteur-récepteur 1
GXB_[Tx,Rx]_[L,R][11] = voie logique 2
GXB_[Tx,Rx]_[L,R][10] = voie logique 8
GXB_[Tx,Rx]_[L,R][9] = voie logique 9
GXB_[Tx,Rx]_[L,R][8] = voie logique 10
GXB_[Tx,Rx]_[L,R][7] = voie logique 6
GXB_[Tx,Rx]_[L,R][6] = voie logique 7
Bloc d’émetteur-récepteur 0
GXB_[Tx,Rx]_[L,R][5] = voie logique 5
GXB_[Tx,Rx]_[L,R][4] = voie logique 11
GXB_[Tx,Rx]_[L,R][3] = voie logique 3
GXB_[Tx,Rx]_[L,R][2] = voie logique 4
GXB_[Tx,Rx]_[L,R][1] = voie logique 0
GXB_[Tx,Rx]_[L,R][0] = voie logique 1
Ce qui suit serait un placement juridique du canal entrelacé x12, car les canaux logiques 0-5 résident tous dans le bloc 0 de l’émetteur-récepteur, et les canaux logiques 6-11 résident tous dans le bloc 1 de l’émetteur-récepteur.
Bloc d’émetteur-récepteur 1
GXB_[Tx,Rx]_[L,R][11] = voie logique 11
GXB_[Tx,Rx]_[L,R][10] = voie logique 8
GXB_[Tx,Rx]_[L,R][9] = voie logique 9
GXB_[Tx,Rx]_[L,R][8] = voie logique 10
GXB_[Tx,Rx]_[L,R][7] = voie logique 6
GXB_[Tx,Rx]_[L,R][6] = voie logique 7
Bloc d’émetteur-récepteur 0
GXB_[Tx,Rx]_[L,R][5] = voie logique 5
GXB_[Tx,Rx]_[L,R][4] = voie logique 2
GXB_[Tx,Rx]_[L,R][3] = voie logique 3
GXB_[Tx,Rx]_[L,R][2] = voie logique 4
GXB_[Tx,Rx]_[L,R][1] = voie logique 0
GXB_[Tx,Rx]_[L,R][0] = voie logique 1