ID de l'article: 000075276 Type de contenu: Dépannage Dernière révision: 18/05/2013

Fréquence de coreclkout signalée incorrectement pour Stratix V Hard IP pour le cœur IP PCI Express lorsque la PLL ATX est utilisée

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    La fréquence coreclkout est signalée incorrectement pour la Stratix V Hard IP pour PCI Express IP Core lorsque l’ATX PLL est utilisé dans les périphériques ES de 1e et de 2e génération. Pour les variantes ES de 2e génération, la fréquence que le logiciel Quartus II indique coreclkout est la moitié de la fréquence réelle. Pour les variantes ES de 1e génération, la fréquence que le logiciel Quartus II indique que le coreclkout est d’un trimestre la fréquence réelle

    Résolution

    Ce problème est résolu dans la version 12.1 du disque dur Stratix V IP pour PCI Express IP Core.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.