ID de l'article: 000075257 Type de contenu: Dépannage Dernière révision: 11/09/2012

set_max_skew contrainte peut ne pas limiter correctement la conception

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Dans le Quartus® Versions ii du logiciel 11.0, dans l’Analyseur de synchronisation TimeQuest, le rise_from_clock, rise_to_clock, fall_from_clock Et fall_to_clock options de Lla set_max_skew contrainte ne limitent pas correctement la conception.

    Résolution

    Utilisez le from_clock Et to_clock options et utilisez une collection d’horloges explicite au lieu de "*". Par exemple, utilisez [get_clocks*] Ou [all_clocks] Au lieu de "*".

    Ce problème est corrigé dans la version 11.0 SP1 du logiciel Quartus II.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.