ID de l'article: 000075161 Type de contenu: Dépannage Dernière révision: 02/09/2014

Pourquoi ne puis-je pas combiner plusieurs instances IP SDI partageant une même PLL Tx lors de l’implémentation du protocole triple standard sur les périphériques émetteurs-récepteurs Stratix V, Arria V et Cyclone V ?

Environnement

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’IP SDI en mode Triple Standard met en œuvre la reconfiguration PLL pour commuter les débits de données sur les appareils d’émetteur-récepteur Stratix® V, Arria® V et Cyclone® V. Si plusieurs instances IP partagent une seule PLL Tx de l’émetteur-récepteur, la cession XCVR_TX_PLL_RECONFIG_GROUP .qsf est nécessaire. Les détails de cette affectation sont décrits dans la section « Reconfiguration PLL » du Guide de l’utilisateur IP de l’émetteur-récepteur PHY.

    http://www.altera.com/literature/ug/xcvr_user_guide.pdf

    Résolution

     

    Produits associés

    Cet article concerne 10 produits

    FPGA Stratix® V GX
    FPGA SoC Cyclone® V SX
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Cyclone® V GT
    FPGA SoC Arria® V SX
    FPGA Arria® V GZ
    FPGA Arria® V GX
    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.