ID de l'article: 000075146 Type de contenu: Information et documentation de produit Dernière révision: 16/10/2015

Comment définir le paramètre de bande passante PLL fractionnelle sur « élevé » dans le calculateur de reconfiguration PLL des périphériques Stratix® V, Arria® V ou Cyclone® V ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Dans le calculateur de reconfiguration de la boucle à verrouillage de phase (PLL) pour les périphériques Stratix® V, Arria® V ou Cyclone® V, le paramètre de bande passante PLL fractionnelle est fixé à « faible ». Il n’est pas possible de modifier le paramètre de bande passante du calculateur, car la spécification de jitter de la fiche technique ne couvre que les PLL fractionnels à faible bande passante.

Résolution

Si vous devez reconfigurer le paramètre de bande passante PLL fractionnelle en « haut », invoquez l’éditeur de paramètres PLL Intel FPGA IP et saisissez les paramètres de bande passante ainsi que les paramètres de compteur requis. Générer un fichier MIF et rechercher les paramètres du bit dans ce fichier MIF.

Produits associés

Cet article concerne 14 produits

FPGA Stratix® V GX
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Cyclone® V GX
FPGA Cyclone® V GT

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.