ID de l'article: 000075144 Type de contenu: Dépannage Dernière révision: 30/06/2014

les conceptions HPS Arria V et Cyclone V peuvent ne pas être compilées avec NC-Sim

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte les interfaces Arria V et Cyclone V HPS.

    Le simulateur NC-Sim nécessite que chaque fichier contienne un temps directive d’échelle. Certains des fichiers Altera Verilog ou System Verilog pour la simulation HPS, il est possible que l’échelle de temps requise ne soit pas présente.

    Résolution

    La solution à ce problème est d’ajouter ce qui suit à toute fichiers qui ne bénéficient pas de la directive relative à l’échelle du temps :

    timescale 1 ps / 1 ps

    Ce problème sera résolu dans une version ultérieure.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Arria® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.