ID de l'article: 000075085 Type de contenu: Dépannage Dernière révision: 11/09/2012

Les multiplicateurs simulent-ils incorrectement lorsque je cible les blocs DSP dans la version 2.1 SP2 du logiciel Quartus II et les versions antérieures ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui, dans les versions du logiciel Quartus® II antérieures à la version 2.2, il existe un problème connu qui affecte la simulation des multiplicateurs lorsqu’ils sont implémentés dans des blocs DSP.

Le problème est résolu en commençant par la version 2.2 du logiciel Quartus II.

Les configurations suivantes sont affectées dans la version 2.1 SP1 et antérieures :

  • Multiplications de signaux mixtes de 19 bits et plus
  • Multiplications de signaux dynamiques de 19 bits et plus
  • Multiplications signés plus de 36 bits

 

Produits associés

Cet article concerne 1 produits

FPGA Stratix®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.