ID de l'article: 000075071 Type de contenu: Dépannage Dernière révision: 07/02/2014

Quels sont les niveaux de tension CA que Quartus® II utilise pour la dévaluation des TDS DDR2 et LPDDR2 et du tIS ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les niveaux de tension CA dépendent de la valeur définie dans l’onglet Paramètres de mémoire - > niveau de vitesse du périphérique de mémoire et sont indiqués ci-dessous.

DDR2
AC250 pour les niveaux de vitesse 200.0 et 266.667.
AC200 pour les échelons de vitesse 333.333, 400.0 et 533.333.

LPDDR2
AC300 pour vitesse grade 200.0.
AC220 pour les échelons de vitesse 266.667, 333.333, 400.0 et 533.333.

Dans l’onglet Memory Timing, les valeurs des paramètres tIS (base) et tDS (base) doivent être sélectionnées dans la fiche technique du fournisseur de mémoire externe pour la note de vitesse du périphérique mémoire (DDR2) ou la vitesse de données correspondant à la note de vitesse du périphérique mémoire (LPDDR2).

Résolution Ces informations seront ajoutées à une prochaine version du Manuel d’interface de mémoire externe.

Produits associés

Cet article concerne 18 produits

FPGA SoC Arria® V ST
FPGA SoC Cyclone® V ST
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® III
FPGA Stratix® II GX
FPGA Stratix® II GT
FPGA Stratix® IV E
FPGA SoC Cyclone® V SE
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.