ID de l'article: 000075043 Type de contenu: Dépannage Dernière révision: 09/03/2020

Pourquoi les affectations de ma chaîne de retard d’entrée ne sont-elles pas correctement reflétées dans l’analyseur de synchronisation lors de l’utilisation de périphériques Intel® Arria® 10 et Intel® Cyclone® 10 GX ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Composant générique
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour s’assurer que les paramètres de la chaîne de retard d’entrée attribués à l’utilisateur pour les E/S sont pris en compte dans l’Analyseur de synchronisation, suivez ces étapes dans la section Résolution.

Résolution

Activez le registre d’entrée rapide des broches correspondantes des périphériques Intel® Arria® 10 et Intel® Cyclone® 10 GX.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Intel® Arria® 10
FPGA Intel® Cyclone® 10 GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.