Pourquoi l’option Broches Auto Open-Drain n’entre-t-elle pas en vigueur sur Intel Agilex® système de processeur dur (HPS) 7 FPGA ?

Lorsque vous définissez l’option Auto Open-Drain Pins sur Intel Agilex® 7 FPGA’E/S du système d’exploitation du processeur dur (HPS) dans l’éditeur de affectation, la cession n’entre pas en vigueur sur les E/S attribuées. Cela est dû à Intel Agilex 7 FPGA HPS ne prend actuellement pas en charge le contrôle du paramètre d’ouverture des E/S par l’intermédiaire de l’éditeur de affectations.

Pour activer le paramètre open-drain de Intel Agilex 7 FPGA HPS, vous devez modifier les paramètres lors de l’instanciation du HPS RTL et le paramètre open-drain doit être établi dans l’IP HPS. Les étapes de contournement permettant d’activer le paramètre de drain ouvert sur les E/S HPS sont les suivantes :

1. Générer l’IP HPS.
2. Localisez le *_interface_generator*.sv qui a été créé. L’emplacement habituel se trouve dans le répertoire /*/ip///intel_agilex_interface_generator_/agilex_hps_intel_agilex_interface_generator__.sv.
3. Localisez l’instance de tennm_io_obuf liée à l’E/S que vous souhaitez modifier (tous les E/S ont un obuf et un prétentice, seuls les obufs doivent être modifiés).
4. Ajoutez les paramètres de paramètre .open_drain_output (« true ») à l’instance.
5. Réalisez une recompilation complète sur votre conception.

Ce qui suit montre un exemple de ce que vous verriez dans le fichier .sv (la portion en caractères gras correspond à ce que vous devrez ajouter) :

fil [0:0] gpio1_io4_out ;

tennm_io_obuf (.open_drain_output(« true ») hps_gpio1_io4_obuf (

.i (gpio1_io4_out),

.o (gpio1_io4),

.oe(1'b1)

);

Ce problème est résolu à partir de la version 21.3 du logiciel Intel® Quartus® Prime Pro Edition.