ID de l'article: 000075018 Type de contenu: Dépannage Dernière révision: 01/12/2012

Commande irrégulière d’adresses de mémoire locales dans la conception d’exemple

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Ce problème affecte les produits DDR, DDR2 et DDR3 basés sur ALTMEMPHY.

Le contrôleur mémoire suit une adresse mémoire locale par défaut ordre de la colonne de puce-row-bank, alors que l’exemple du pilote suit une commande de colonne de puce-banque-ligne. Le bus mémoire peut s’afficher transactions d’adresses de mémoire irrégulières car la commande de le contrôleur diffère de la commande du pilote de l’exemple.

Résolution

La solution à ce problème est de choisir une mémoire locale commande d’adresse de la colonne de puce-banque-ligne dans le gui du contrôleur.

Ce problème ne sera pas résolu.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.