ID de l'article: 000075008 Type de contenu: Dépannage Dernière révision: 16/08/2019

Pourquoi CvP Update échoue-t-elle après avoir accédé aux ips de la boîte aux lettres SDM dans Intel® Stratix® 10 périphériques ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Altera® S10 Mailbox Client Core
  • FPGA Intel® Stratix® 10 IP pour capteur de température
  • FPGA Intel® Stratix® 10 IP pour capteur de tension
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème connu dans la version 18.1 et ultérieure du logiciel Intel® Quartus® Prime Pro Edition, une mise à jour de configuration via protocole (CvP) sur Intel Stratix® 10 périphériques pourrait tomber en panne si l’accès à un capteur de température Intel Stratix 10 / Intel Stratix un capteur de tension de 10 / un ID de puce Intel Stratix un cœur IP de 10 FPGA / le Stratix 10 Serial Flash Mailbox Client Intel FPGA IP cœur est effectué avant la configuration ultérieure du cœur.

    Résolution

    Pour contourner ce problème, maintenez l’IP SDM enfoncée dans la réinitialisation pendant au moins une seconde après que le périphérique entre en mode utilisateur ou supprimez l’instance des IPS SDM de votre conception.

     

    Voir KDB connexe

    Pourquoi la reconfiguration de Intel® Stratix® 10 périphériques échoue-t-elle avec les conceptions contenant une instance d’un des IPS de boîte aux lettres SDM ?

     

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.